# Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals

Patent Number: US5257391

Publication date: 1993-10-26
Inventor(s): DULAC KEITH B (US); WEBER BRET S

Applicant(s): NCR CO (US)
Requested Patent: JP5197495

Application US19910746399 19910816 Priority Number(s): US19910746399 19910816

IPC Classification: G06F13/00

EC Classification: G06F3/06D, G06F11/10M

Equivalents: JP3204276B2

#### **Abstract**

A disk array controller providing a variable configuration data path between the host system and the individual disk drives within a disk array and parity and error correcting code generation and checking. The controller includes host interface logic for converting data received from the host system via a 16 or 32-bit SCSI bus to 16, 32 or 64-bit data words multiplexed across one, two or four 16-bit buffer busses, and for converting data received from the buffer busses to the proper form for transmission to the host system. A bus switch, including an exclusive-OR circuit for generating parity information, is connected between the buffer busses and six disk drive busses for directing the transfer of data and parity information between selected buffer and drive busses. The controller further includes a storage buffer connected to the buffer busses to provide temporary storage of data and parity information. The host interface logic, bus switch and storage buffer, under the direction of an included processor and DMA control logic, performs array read and write operations requested by the host system in accordance with RAID level 1, 3, 4 or 5 protocols.

Data supplied from theesp@cenettest database - I2

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

## 特開平5-197495

(43)公開日 平成5年(1993)8月6日

(51) Int.Cl.<sup>5</sup> G 0 6 F 3/06 識別記号 庁内整理番号

301 B 7165-5B

R 7165-5B

技術表示箇所

### 審査請求 未請求 請求項の数14(全 22 頁)


特願平4-237616 (71)出願人 592089054 (21)出願番号 エヌ・シー・アール・インターナショナ (22)出願日 平成4年(1992)8月14日 ル・インコーポレイテッド アメリカ合衆国 45479 オハイオ、デイ (31)優先権主張番号 746399 トン サウス パターソン プールバード 1700 1991年8月16日 (32)優先日 (72)発明者 キース ピー. デュラーク (33)優先権主張国 米国(US) アメリカ合衆国 67037 カンザス、ダー ピー、ヒラ 8652 (72)発明者 ブレット エス. ウェバー アメリカ合衆国 67203 カンザス、ウイ チタ、エヌ. マウント カーマル 1851 (74)代理人 弁理士 西山 善章

### (54) 【発明の名称】 ディスクアレーコントローラのアーキテクチャ

#### (57)【要約】

【目的】ホストシステムおよびディスクアレー内のディスクドライブ間に可変データ路を構築し、パリティおよびエラー矯正コードの発生と検査を行うディスクアレーコントローラを与える。

【構成】このコントローラは、SCSIバス111を介してホストシステムから受信したデータを多重データワードに変換すると共に、バッファバスABUF-DBU Fから受信したデータをホストシステムへの送信のため適切な形態に変換するホストインターフェース論理回路200を含む。選択したバッファおよびドライブバス間におけるデータおよびパリティ情報の転送を監督するためのパリティ情報発生用排他的OR回路付きバススイッチ400U、400Lが設けられる。ホストインターフェース論理回路、バススイッチ、および格納バッファ120は、プロセッサ101およびDMA制御論理回路300の監督の下にRAIDレベル1、3、4もしくは5プロトコルに従ってホストシステムが要求するアレー読み取り/書き込みオペレーションを行う。



(2)

特開平5-197495

【特許請求の範囲】

【請求項1】ホストコンピューターシステムバスを複数 のRAIDディスクドライブバスに接続するコントロー ラであって、

複数のバッファバスと、

該ホストバスおよび該複数のパッファバス間に接続さ れ、該ディスクアレーのRAIDレベル形態に基づいて バッファバスを選択すると共に該ホストバスおよび該選 択されたバッファバス間でデータを転送する、ホストイ ンターフェースと、

該複数バッファバスおよび該複数ドライブバス間に接続 され、該ディスクアレーRAIDレベル系他に基づいて バッファバスを選択すると共に、該ホストバスおよび該 選択されたバッファバスと該選択されたドライブバスと の間でデータを転送する複数のパススイッチと、を含む コントローラ。

【請求項2】複数のディスクドライブバスに対しホスト コンピューターシステムバスをインターフェースするコ ントローラであって、

複数のバッファバスと、

該ホストバスおよび該複数のバッファバス間に接続さ れ、該ホストバスと該複数のバッファバスのうちから選 択された少なくとも一つのバッファバスとの間でデータ を転送するホストインターフェースと、

該複数バッファバスおよび該複数ドライブバスとの間に 接続され、一群の選択されたバッファバスを一群の選択 されたドライブバスに結合するバススイッチとを含むコ ントローラ。

【請求項3】請求項2に記載のコントローラであって、 さらに該複数バッファバスに接続され、該バッファバス 30 て、 から受信したデータを格納すると共に格納したデータを 該パッファパス上に出力するパッファ格納装置を含むコ ントローラ。

【請求項4】請求項3に記載のコントローラにおいて、 該ホストインターフェースが該ホストバスおよび該パッ ファバスとの間でデータを指向させる多重化手段を含む ことを特徴とするコントローラ。

【請求項5】請求項3に記載のコントローラにおいて、 核パススイッチが、

該複数のドライブバスの各々に対応するバスマルチプレ 40 し、 クサからなる第一の複数バスマルチプレクサ群にして該 マルチプレクサ各々がその対応のバスに接続される出力 端と複数入力端とを有し、該入力端各々が該複数バッフ ァバスのなかの対応する一パッファにそれぞれ接続され る、前配第一複数バスマルチプレクサ群を含むことを特 徴とするコントローラ。

【請求項6】請求項5に記載のコントローラにおいて、 該バススイッチがさらに、複数入力端を有するパリティ 発生回路にしてこれら入力端の各々が該複数パッファバ ィ発生回路を有し、

該第一複数パスマルチプレクサ各々が、該パリティ発生 回路の出力端に接続される入力端を有することを特徴と するコントローラ。

【請求項7】請求項3に記載のコントローラにおいて、 該パススイッチがさらに、

該複数バッファバスの各々にそれぞれ対応するバスマル チプレクサからなる第二の複数バスマルチプレクサ群に して、該第二複数マルチプレクサの各々がその対応のバ スに接続される出力端と複数の入力端とを有し、これら 入力端が該複数のドライブバスのなかの対応する一バス にそれぞれ接続されている、前記第二複数のバスマルチ プレクサ群を含むことを特徴とするコントローラ。

【請求項8】請求項7に記載のコントローラにおいて、 該パススイッチがさらに、

複数の入力端を有するパリティ発生回路にしてこれら入 力端が該複数ドライブバスのなかの対応する一バスに接 続されるパリティ発生回路を有し、

該第二複数パスマルチプレクサの各々が、該パリティ発 20 生回路の出力端に接続される入力端を有することを特徴 とするコントローラ。

【請求項9】請求項8に記載のコントローラにおいて、 該第二複数のパスマルチプレクサが、一出力端と複数入 力端とを有し、これら入力端が該複数ドライブバスの対 応する一バスに接続されており、

該パリティ発生回路がこれらパスマルチプレクサの出力 端に接続された入力端を含むことを特徴とするコントロ ーラ。

【請求項10】請求項3に記載のコントローラであっ

該ドライブバスの各々に関連されたCRC論理回路にし て該ドライブバス上に転送されたデータに対するエラー 矯正コードを発生し検査するCRC論理回路をさらに含 むコントローラ。

【請求項11】請求項10に記載のコントローラにおい て、該CRC論理回路が、

ディスクアレー書き込みオペレーション期間中の第一モ ードではエラー矯正コードを発生すると共に該ドライブ バスにおけるデータ転送に該コードを付記すべく動作

ディスクアレー読み取りオペレーション期間中の第二モ ードではエラー矯正コードを発生すると共にそのコード を該ドライブバスにおけるデータ転送に付随するエラー 矯正コードと比較すべく動作することを特徴とするコン トローラ。

【請求項12】請求項3に記載のコントローラであっ

該コントローラがさらに、該ホストインターフェース手 段、該バススイッチ手段、該バッファ格納手段、アドレ スのなかの対応する一バッファに接続されているパリテ 50 ス/データパスおよび複数の制御線と相互接続されたプ (3)

ロセッサおよびDMA制御論理回路を含み、

該プロセッサが該DMA制御論理回路、該ホストインタ ーフェース手段、該パススイッチ手段、および該パッフ ア格納手段に制御信号を与え、該DMA制御論理回路、 該ホストインターフェース手段、該バススイッチ手段、 および該バッファ格納手段の構築および動作が該制御信 号により決定され、

該DMA制御論理回路が該ディスクアレーコントローラ のためのDMAおよびパッファ制御を与えることを特徴 とするコントローラ。

【請求項13】複数のディスクドライブに対しホストコ ンピューターシステムをインターフェースするディスク アレーコントローラであってホストバスと、

複数のバッファバスと、

該ホストバスおよび該複数のバッファバス間に接続さ れ、該ホストバスと該複数パッファバスのなかから選択 された少なくともーバッファバスとの間でデータを転送 するホストインターフェース手段と、

複数のドライブバスと、

され、一群の選択されたバッファバスを一群の選択され たドライブパスに結合するパススイッチ手段と、

該複数バッファバスに接続され、該バッファバスから受 信したデータを格納すると共に格納したデータを該バッ ファバス上に出力するパッファ格納手段と、

排他的OR回路にして、

該パッファおよびドライブバスの中から選択したものか らデータを受信すべく該排他的OR回路を接続すると共 に該選択したパスから受信したデータを結合する、第-スイッチ手段と、

酸バッファおよびドライブバスの中から選択したものに 該排他的OR回路の出力を与える第二スイッチ手段とを 含む排他的OR回路とを含むディスクアレーコントロー

【請求項14】請求項12に記載のコントローラにおい

該ホストバスが16ピットSCSIバスを含み、

該複数のパッファパスが四つの16ピットパッファパス を含み、

該複数ドライブパスが六つの16ピットドライブパスを 40 含み、

該コントローラがさらに、六つのドライブパスに対応す る六つのSCSIアダプタを含み、該アダプタ各々がそ の対応するドライブパスおよび対応するディスクドライ ブ間に接続されていることを特徴とするコントローラ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はコンピューターシステム 用ディスク格納デバイスに関し、特に複数の格納デバイ スを管理するディスクアレーコントローラに関する。

[0002]

【従来の技術】過去数年の間にコンピューターの一次メ モリデバイスの速度および容量は、その処理能力および 処理速度と共に劇的な進歩を遂げた。しかし不幸なこと にデータ処理と一次メモリ技術の進歩とは対照的に、主 に磁気ディスクからなる二次メモリ格納デバイスの性能 の改良はそれほど進捗してない。このようなCPUおよ び一次メモリデパイスの性能の向上および速度の向上 は、それがが実現され続けているとしても二次格納デバ イスの性能の向上と一致しないならば、浪費されてしま う。例えばCPUと二次格納装置の性能の不一致の結果 として、ディスクI/OオペレーションがCPUの多大 な比率を占めることとなる。

【0003】ディスクアレーは、二次格納デバイスの性 能を改良するための一手段として提案されたもので、そ の目的はCPUの性能と二次格納装置の性能との間の不 一致が高価につくのでこれを解消するためであった。並 列接続された複数の小型かつ廉価なディスクドライブを 含むディスクアレーは、ホストシステムにとっては単一 該複数バッファバスと該複数ドライブバスとの間に接続 20 の大型高速ディスクのように動作する一方で、単一の大 型磁気ディスクよりも性能、信頼性、消費電力、および 拡張/縮小性において一層改善できる。多くの場合、単 一の大型磁気ディスクよりも性能、信頼性、消費電力、 および拡張/縮小度においてディスクアレーが優れてい

> 【0004】現行のディスクアレーの設計で採り得る方 法は、デービッド エイ パターソン、ガース ギブソ ン、およびランディー エッチ カッツ 共著の「廉価 なディスク冗長アレーの例 (Redundant Arrays of Inex 30 pensive Disks, RAID)」と題するユニパーシティ ー・オブ・カリフォルニア レポート 第UCB/CS D87/391号 (1987年12月号) に記載されて いる。この記事はRAIDレベルと呼ばれる五段階のデ ィスクアレー構成を紹介している。最も簡単な構成は、 RAIDレベル1システムで、これは一つ以上のデータ 格納用ディスクと、当該データディスクに書き込まれた 情報のコピーを格納するための同数の追加的「鏡像」デ ィスクを含む。残りのRAIDレベルはいくつかのデー タディスクにまたがってデータを格納する。エラー検査 情報お延びパリティ情報の格納のためには一つ以上の追 加ディスクが利用される。

> 【0005】 タンデムコンピューターインコーポレーテ ッド社から1990年1月に発行されたタンデムテクニ カルレポート第90.2号に記載の「ディスクアレーの パリティストリッピング: 許容可能なスループットを具 えた廉価かつ高信頼性格納装置」と題するジム グレ -、ポブ ホースト およびマーク ウォルカー共著の 記事には別のディスク構成が記載されている。このバリ ティストリッピングシステムでは、パリティ情報のみが 50 ディスク間に分配され、パリティは大きな連続的拡がり

(4)

特開平5-197495

をもつようにマッピングされる。データはディスク間に 分割されず、在来の方法で格納される。

【0006】アレー内の多重ディスクの読み取りおよび 書き込みを行うべく多重ディスクドライブを組織化する ためには、パリティの発生と検査、データの回復と再構 築、および複雑な格納管理技術が必要とされる。これら 前記先行技術文献に記載されたディスクアレーシステム の多くは、ホストがRAIDコントローラとして動作 し、パリティの発生と検査その他の格納管理動作を行 う。これらの機能をホストに行わせることは、ホストの 10 プロセスセッシングオーバーヘッドとなる点で高価につ く。

【0007】さらに先行技術システムの多くは複数ディ スクドライブをホストシステムに相互接続している固定 的データ路構造を含んでいる。いろいろの個数のディス クドライブあるいはいろいろのRAID構造を許容する ようにディスクアレーシステムを再構築することは、容 易には達成できない。

[0008]

【発明が解決しようとする課題】それゆえ、本発明は新 20 規かつ改良されたディスクアレーコントローラを与える ことを課題とする。

【0009】本発明のもう一つの課題は、ホストシステ ムとディスクアレーに含まれる個別ディスクドライブと の間に可変データ路を含むアレーコントローラを与える ことである。

【0010】本発明の別の課題は、パリティおよびエラ 一矯正コードの計算と検査を行うための論理回路を含む ディスクアレーコントローラを与えることである。

数のディスクドライブを許容すべく構築できるディスク アレーコントローラのアーキテクチャを与えることであ る。

【0012】本発明のさらに別の課題は、いろいろのR AID構造を許容すべく構築できる新規かつ有用な、デ ィスクアレーコントローラのアーキテクチャを与えるこ とである。

[0013]

【課題を解決するための手段】本発明によれば、複数デ ース(interface、緩衝)するディスクアレーコントロ ーラが与えられる。このコントローラは当該ホストシス テムに接続されたホストパスと、当該ディズクアレー内 の個別ディスクドライブに関連した複数ドライブバスと の間のデータ通信を監督する。このコントローラは、ホ ストバスと、ホストバスおよび選択された一以上のバッ ファバス間でデータ転送するための複数パッファバスと の間に接続されたホストインターフェース手段を含む。 このコントローラはさらに、選択された一群のバッファ パスを選択された一群のドライブバスに結合するための 50 スマッピングを与える。これらの各スイッチは一バイト

ドライブバスと前記パッファバスとの間に接続されたバ ススイッチを含む。このパススイッチはパリティ発生器 を含み、その出力は選択された任意のバッファまたはド ライブパスに指向することができる。これらパッファパ ス上に置かれたデータを格納するとともに格納されたデ ータをパッファバス上に出力するため、格納バッファが 前記複数パッファバスに接続される。

6

【0014】上記コントローラアーキテクチャは、内蔵 プロセッサおよびDMA制御論理回路の監督の下に、ホ ストシステムがRAIDレベル1、3、または5のプロ トコルに従って要求したアレー読み取りおよび書き込み オペレーションを行う。

【0015】本発明の上記その他の課題、特徴、および 利点は以下の説明および添付の図面から明かとなろう。

[0016]

【実施例】図1を参照すると本発明の好ましい実施例で あるディスクアレーコントローラのアーキテクチャがと してプロック線図で表されている。このコントローラは ホストインターフェース兼CRC論理回路プロック20 0を介してホストコンピューターシステム (図示して無 し) とデータ交換する。ホストインターフェース論理プ ロック200はプロセッサ101の制御の下に、このホ ストシステムに関連する18ビットもしくは36ビット 幅の外部SCSI-2パス107とこのホストシステム の四つの18ピット幅内部パッファバスABUF、BB UFCBUF、DBUFとの間をインターフェースす る。バス107は、ブロック109U、109Lで表す 標準的SCSIチップのセット(組) および18ピット パス111U、111Lを介してホストインターフェー 【0011】 本発明のさらに別の課題は、いろいろの個 30 ス兼CRC論理回路200に接続する (CRCは cycli c Rdundancy check サイクリック冗長性検査の略)。プ ロック200とプロセッサ101との間の相互接続はア ドレス/データパス113で与えられる。プロック20 0の内部構造および動作は図2および図3を参照して後 で詳述する。

【0017】内部パッファパスABUF、BBUF、C BUFおよびDBUFはホストインターフェース兼CR C論理回路ブロック200をRAMパッファ120並び に上部および下部パイトパススイッチ400U、400 ィスクドライブにホストコンピューターをインターフェ 40 Lに接続する。パッファ120は、四つのバッファバス から来る72ビット幅のワード(語)あるいはこれらの パッファバスのうちの任意の一つから来る各18ピット 幅ワードの読み取りおよび書き込みを行う能力を有す る。パス113への18ピットもしくは36ピットのア クセスもトランシーバ115を介して与えられる。

> 【0018】パススイッチ400U、400Lはパッフ ァパスABUF、BBUF、CBUFおよびDBUFと 六つの18ピット幅ドライブパスADRV、BDRV、 CDRV、DDRV、EDRV、FDRVと間の可変パ

特開平5-197495

(8ピットデータおよび1ピットパリティ)の情報を経 路化(routing)する。パススイッチ400U、400 しはさらに、パリティ情報、検査パリティ情報を発生す ると共に故障したディスクドライブに格納された情報を 再構築する能力を有する。このパリティ情報は任意のパ ッファもしくはドライブバス上に指向できる。図6ない し図10は後述するようにバススイッチ400Uおよび 400 Lの内部構造および動作に関する詳細を示す。

7

【0019】ドライブパスADRV、BDRV、CDR V、DDRV、EDRV、FDRVの各々は、関連のS CSI-2デバイス130Aないし130Fに接続され る。これらのSCSIデバイスはディスクアレーを形成 する六つの対応ディスクドライブ(図示して無し)への 接続を与える。これらの六つのドライブは文字Aないし Fで識別することにする。パスADRVとBDRVの 間、CDRVとDDRVの間、およびEDRVとFDR Vの間には、それぞれ16ビットのリード-ソロモン サイクリック冗長性検査(Reed-Solomon Cyclic Redund ancy Check, RSCRC16) 論理プロック500AB、50 0 CDおよび500 EFが接続され、本アレーコントロ 20 ーラに供するためのリード ソロモン CRCのエラー 発生/検出信号を与える。

【0020】ホストインターフェース論理回路プロック 200、パススイッチ400U、400L、RSCRC 16論理プロック500AB、500CD、500E F、SCSIデバイス109U、109L、130Aな いし130Fの制御はマイクロプロセッサ101が行 う。。プロセッサ101、関連のプロセッサメモリ10 3、プロセッサ制御入力端105と上記素子との間の通 信はアドレス/データバス113により与えられる。ま 30 た図に示すようにパス113にはDMA制御論理プロッ ク300が接続されている。図4、図5に詳細に示すよ うにこのブロック300内の論理回路はホストインター フェース論理回路プロック200、バススイッチ400 U、400L、SCSIデバイス130Aないし130 F、およびプロセッサ101に対するDMA制御を与え る。

【0021】ホストインターフェース論理回路プロック 200、DMA制御論理プロック300、パススイッチ 00EFに含まれる論理回路およびその動作を以下に説 明する。

【0022】図2、図3は一体となって、図1のホスト インターフェース論理プロック200に含まれる論理回 路をプロック線図で示す。このホストインターフェース 論理回路ブロック200は六つの主要な型式の内部論理 プロックである制御兼ステータスレジスタ201、SC SI-2 DMAパスハンドシェーキング (handshakin g) 論理回路203、パッファバス DMAハンドシェー キング論理回路205、FIFOプロック207Aない 50 ターフェース論理プロックとSCSI--2デバイス10

し207D、パリティ検査プロック209U、209 L、およびパリティ検査兼CRC発生プロック211A ないし211Dを含む。

【0023】制御兼ステータスレジスタプロック201 は、ホストインターフェース論理回路プロック200の 構築、制御、およびリセットを行うための16ピット制 御レジスタをいくつか含む。プロック201はまたホス トインターフェース論理プロック200のステータスを 決定するため、コントローラマイクロプロセッサ101 によって使用されるステータスレジスタを含む。プロッ ク201内の制御兼ステータスレジスタへのマイクロブ ロセッサのアクセスは、多重アドレス/データバスAD (0-7)、データバスD(8-15)、並びにチップ選 択信号CS/、読み取り信号RD/、書き込み信号WR /、アドレスラッチイネーブル信号ALE、および中断 信号INT/を送信するためのいろいろの制御線により 与えられる。パスAD (0-7) およびD (8-15) は 図1のアドレス/データバス113に含まれる。

【0024】プロック203はホストインターフェース 論理回路ブロック200とSCS I-2デバイス109 U、109Lとの間のDMAを実行するに必要なSCS I-2DMAバスハンドシェーキング論理回路を含む。 このハンドシェーキング論理回路もまた、SCSIデバ イス109U、109LとFIFO207Aないし20 7 Dとの間のデータ多重化および多重化解除を制御す る。プロック203はまた、FIFOが空ステータスか もしくはフルステータスかに応じて、リクエスト/肯定 応答(acknowledge) ハンドシェーキングを変調する。 バッファパス DMAハンドシェーキング論理回路20 5も、ホストインターフェース論理回路プロックと外部 バッファバスコントローラとの間のDMA転送を制御す るため、同様のハンドシェーキング論理回路を含む。

【0025】四つのFIFOプロック207Aないし2 07Dは、ホストインターフェース論理プロックとパッ ファABUF、BBUF、CBUF、およびDBUFと の間のハンドシェーキング依存性を除去するのに利用さ れる。FIFOプロック207A、207Bは各々パス 111UとパッファパスABUF、BBUFとの間に接 続される。FIFOプロック207C、207Dは各々 400U、400Lおよび500AB、500CD、5 40 パス111UとパッファバスCBUF、DBUFとの間 に接続される。もしも本コントローラアーキテクチャが SCSIパス拡張デバイス109Lおよび関連のパス1 11 Lを含むなら、プロック207B、207Dもまた パス111Lに接続される。これらFIFOプロックの 構成および動作はプロック201内のレジスタにより制 御される。各FIFOプロックは四つの18ビットワー ド(16ピットのデータおよび2ピットのパリティ)ま で格納することができる。

【0026】プロック209U、209Lはホストイン

9

9 U、109 Lとの間で送信されるすべての情報に対し パリティ検査を与える。これらプロックはデータ転送に ついてのパリティ情報を発生し、発生したパリティ情報 を、当該データと共に送信されるパリティ情報と比較す る

【0027】プロック211Aないし211Dはホストインターフェース論理プロックと対応のバッファバスとの間のデータ転送に対するパリティ検査を与える。プロック211Aないし211Dはまた、DMAデータプロックにCRCデータを発生し付加すると共に、DMAデ 10ータプロックのCRCデータを検査し付加除去するように機能する。

【0028】作用上、ホストインターフェース論理回路 プロック200はSCSI-2デバイス109U、10 9Lと四つのパッファABUF、BBUF、CBUF、 およびDBUFとの間のデータを多重化するのに使用さ れる。プロック200はバス111U、111Lと、次 の(1)ないし(3)のパスとの間の多重機能を与え る: (1) 4+1個のRAIDレベル3のアプリケーシ ョンに供する四つのすべてのパッファバス(これらは、 回転シーケンス順序 (rotating sequential order) に 従って四つのパッファABUF、BBUF、CBUF、 およびDBUFにまたがるデータをワードストリッピン グ (word stripping) することにより行う)、(2) 2+1個のRAIDレベル3のアプリケーションに供す る、二対のパッファパスの一対(これは、回転シーケン ス順序に従って前記対にまたがるデータをワードストリ ッピングすることにより行う)、(3) RAIDレベル 1のアプリケーションおよび単一バスRAID5アプリ ケーションに供するバスの任意の一つ。

【0029】線図4および5は一体として図1のDMA制御論理プロック300内に含まれる論理回路を示す。 DMA制御論理プロック300は、四つの主要な部分であるマイクロプロセッサインターフェース301、DMAインターフェース321、パッファインターフェース341、およびCRC制御インターフェース361に分割される。

【0030】マイクロプロセッサインターフェース30 ター1は次に掲げる機能を果たすべく設計されたいろいろのインターフェース回路を含む。イ. 内部レジスタ読み取 40 よびりおよび書き取り制御(プロック303)、ロ. アドレスラッチングおよび復号(プロック305)、ハ. マイクロプロセッサデータバス制御、二. 中断発生および制御(プロック307)、ホ. パッファアクセスに対する特機状態発生(プロック309)。プロック301へのマイクロプロセッサのアクセスは、多重化されたアドレス/データパスAD(0-15)、アドレスバスADD R(16-21)、並びに送信アドレスラッチイネープル信号ALE/、チップ選択信号CS/、読み取り信号 にあるによりによって、書き込み信号WR/、バッファイネーブル信号 50 む。

BE1/、BE2/、パッファチップ選択信号PBFC S/、パッファ指向信号BDIR、準備完了信号RDY /、および中断信号INT/に対するいろいろの制御線 により、与えられる。パスAD(0-15)およびAD DR(16-21)は図1のアドレス/データパス11 3内に含まれる。

10

【0031】DMAインターフェース321は、ホスト インターフェース論理回路プロック200級衝に必要 な回路およびパススイッチ400U、400Lを介して SCSI-2デバイス130Aないし130Fを駆動す るに必要な回路をすべて含む。このDMAインターフェ ースは次の機能行う:イ.アクティブDMAチャンネル 間のアーピトレーション(arbitration、調停)(プロ ック323)、ロ、DMAサイクル信号の発生、ハ、D MAリンクの実行。プロック321との通信は、ホスト DMAリクエスト信号HDREQ、ホストDMAストロ ープ信号HDSTBノ、ターゲットDMAリクエスト信 号TDREQ、ターゲットDMAストロープ信号TDS TB、パススイッチ出力イネーブル信号BPOE/、D POE/、プロセッサラッチイネーブル信号PLE/、 およびプロセッサポート出力イネーブル信号PPOE/ を送信するための制御線を通して与えられる。

【0032】パッファインターフェース341は、プロック300をRAMパッファ120にインターフェースする回路を含む。インターフェース341は次の機能を支持する。イ、最大4メガパイトまでのパッファアドレス空間をアドレス指定すること、ロ、パッファ読み取り/書き込みオペレーションの制御、ハ、各DMAチャンネルに対するパッファチップ選択の制御。パッファインターフェース341との通信は、パッファアドレスパスBADDR(0-18)と、パッファ読み取り/書き込み信号BUFRD/、BUFWR/、パッファチップ選択信号ABUFCS/、BBUFCS/、CBUFCS/、DBUFCS/の送信に対する制御線とにより、与えられる。

【0033】CRC制御インターフェース361は外部CRC発生器および検査器に対する制御を与える。インターフェース361は外部CRCチップをイニシャライズするためのリセット信号を与え、外部CRCの検査および発生をイネーブル化する。インターフェース361との通信はホスト解除(clear)、検査、およびシフトのための信号HCRCCLR/、HCRCCHK/、HCRCSHFT/、およびターゲットの解除、検査およびシフトの信号TCRCCLR/、TCRCCHK/、TCRCSHFT/を送信するための制御線により与えられる。

【0034】DMA制御論理プロック300はまた、プロック300にタイミング、リセット、およびテスト機能を与えるシステムおよびテストプロック381を含to.

特開平5-197495

11

【0035】動作上、このDMA制御論理プロックはホ ストインターフェース論理回路プロック200、パスス イッチ400U、400L、SCSI-2デバイス13 **0Aないし130F、プロセッサ101に供するDMA** およびパッファ制御を与える。このDMA制御論理プロ ックは周辺機器としてマイクロプロセッサ101と通信 し、内部レジスタの読み取りと書き込みにより制御され る。この論理回路は次に掲げる型式のデータ転送を支持 する。イ、ホスト読み取り(パッファ120のデータが SCSIホストに送られる)、口、ホスト書き込み(ホ 10 ストから受信したデータがパッファ120に書き込まれ る)、ハ、ターゲット読み取り(ドライブアレーから読 まれたデータがパッファ120に書き込まれる)、二、 ターゲット書き込み(パッファ120のデータがドライ プアレーに書き込まれる)、ホ. 直接書き込み (SCS I ホストから受信したデータがパッファ無しにドライブ アレーに送られる)、へ、直接読み取り(ドライプアレ 一から読み取られたデータがパッファ無しにSCSIホ ストへ送られる)、ト.プロセッサによる読み取り、 チ. プロセッサによる書き込み。

【0036】パススイッチ400内に含まれる論理回路 は図6に線図で示してある。図示した構造は単一半導体 チップ上に形成される。番号481ないし484で示す 四つのホストポートはそれぞれ四つのコントローラAB UF、BBUF、CBUF、およびDBUFへの接続を 与える。番号491ないし496で示すアレーポートは それぞれ六つのディスクドライブパスADRV、BDR V、CDRV、DDRV、EDRV、FDRVに接続す る。パススイッチ400はABUF、BBUF、CBU RV、BDRV、CDRV、DDRVの任意の一つとの 間の単方向接続を与える。いくつかのコントローラバス および同数のドライブバスとの間の多重接続も許され る。さらに、このパススイッチは、二つ以上のドライブ バスに至る任意コントローラバスの単方向接続を与える ことができる。バス453を介して得られるパリティ情 報は、ドライブバスの任意の一つに出力することもでき

【0037】バススイッチ400のアーキテクチャは三 つの主要プロック、すなわちラッチモジュール450、 スイッチモジュール460、パリティモジュール47 0、から構成される。ラッチモジュール450、スイッ チモジュール460、およびパリティモジュール470 の内部構造はそれぞれ図7ないし図10に明らかにされ ている。図7を見ると、ラッチモジュール450は番号 401ないし404を付した四つのラッチを含むことが 解かる。これらのラッチはそれぞれバスBPAIN、B PBIN、BPCIN、BPDINからデータを受信 し、ラッチしたデータをパスBPAINL、BPBIN L、BPCINL、BPDINLを介してスイッチモジ 50 する。

ュール460に与えるべく接続される。

【0038】ラッチモジュール450はさらに、パスB PAOUT, BPBOUT, BPCOUT, BPDOU T、PARINを介して、スイッチモジュール460か らデータを受信すべく接続された五つのバスラッチ41 1ないし415を含む。ラッチ411ないし414の出 カはそれぞれパスBPAOUTL、BPBOUTL、B PCOUTL、BPDOUTLに与えられる。ラッチ4 15の出力はパスPARINLを介してパリティモジュ ール460に接続される。

12

【0039】ラッチ401ないし404および411な いし415は受信したデータをラッチし、もしくは通過 させるべくコントローラにより発生された制御信号に応 答する。また図7には番号421ないし424および4 31ないし435で示す、各ラッチの出力端に接続され たパリティ検査回路が示されている。各パリティ検査回 路はパリティエラーが検出される度にエラー信号を発生

【0040】図8および図9は図6に示すスイッチモジ ュール460の内部構造を示すプロック線図である。モ ジュール460は六つの5:1マルチプレクサ441な いし446を含む。各マルチプレクサの対応入力端はバ ABPAINL, BPBINL, BPCINL, BPD INL、およびパリティモジュール470の出力端PA ROUTに接続される。マルチプレクサの出力端441 ないし446はそれぞれパスDPAOUT、DPBOU T、DPCOUT、DPDOUT、DPEOUT、およ びDPFOUTに接続される。

【0041】スイッチモジュール460はさらに、番号 F、およびDBUFの任意の一つと、ドライブバスAD 30 451ないし454で示す四つの7:1バスマルチプレ クサを含む。各マルチプレクサ451ないし454の対 応入力端は、パスDPAIN、DPBIN、DPCI N、DPDIN、DPEIN、DPFIN、およびPA ROUTに接続される。パスDPAIN、DPBIN、 DPCIN, DPDIN, DPEIN, DPFINEL 6:1マルチプレクサ455の入力端も接続される。マ ルチプレクサ451ないし455の出力端はそれぞれ、 NABPAOUT, BPBOUT, BPCOUT, BP DOUT、およびPARINに接続される。

> 【0042】各マルチプレクサ441ないし446は、 MABPAINL, BPBINL, BPCINL, BP DINL、およびPAROUTの任意の一つをこれらマ ルチプレクサの対応出力パスに接続するため、コントロ ーラにより発生された選択信号に応答する。同様にし て、マルチプレクサ451ないし455は各々、コント ローラにより発生された選択信号に応答して、パスDP AIN, DPBIN, DPCIN, DPDIN, DPE IN、DPFINおよびPAROUTの任意の一つを、 これらマルチプレクサの出力端に接続されたバスに接続

(8)

特開平5-197495

13

【0043】パリティモジュール470の内部構造は図 10のブロック線図に例示されている。モジュール47 0は四つの4:1マルチプレクサ461ないし464を 含む。マルチプレクサ461はパスBPAINL、BP AOUTL、PARINL、およびBPAOUTからデ ータを受信すべく接続される。マルチプレクサ462は バスBPBINL、BPBOUTL、PARINL、お よびBPBOUTからデータを受信すべく接続される。 マルチプレクサ463はバスBPCINL、BPCOU TL、PARINL、およびBPCOUTからデータを 10 受信すべく接続される。そしてマルチプレクサ464は パスBPDINL、BPDOUTL、PARINL、お よびBPDOUTからデータを受信すべく接続される。

【0044】パリティ情報を計算し、検査し、選択した バスについて排他ORビット演算を行うことによりドラ イブデータが再構築される。モジュール470はマルチ プレクサ461、462の出力を結合するための第一排 他的OR回路471、マルチプレクサ463、464の 出力を結合すべく接続された第二排他的OR回路47 2、および排他的OR回路471、472の出力を結合 20 するための第三排他的〇R回路475を含む。パリティ モジュール470の出力は、前記三つの排他的〇R回路 の出力を受信すべく接続された3:1マルチプレクサ4 79により与えられる。マルチプレクサ479の出力は パススイッチ460に与えられ、上述したように次いで スイッチ460がこのパリティデータを任意のコントロ ーラに指向させ、もしくはパスを駆動することができ る。

【0045】マルチプレクサ461ないし464はコン トローラにより発生された選択信号に応答して選択され 30 たデータバスを排他的〇R回路471、472に結合す る。マルチプレクサ479はコントローラにより発生さ れた選択信号に応答して排他的ORオペレーションに含 まれるパスの数を制限する。例えばRAIDレベル3、 4、もしくは5の書き込みオペレーションでは四つのバ スから受信するデータを結合してパリティを発生できる 一方、RAIDレベル1に従って構成されたアレー内に 保存されたデータを検査するためにはただ二つのパスを 結合すれば足りる。

クリック冗長性検査(RSCRC16)プロック500 ABに含まれる論理回路のプロック線図である。RSC RC16プロックRSCRC16 500ABはドライ プバスADRV、BDRV上のデータ転送のためのエラ ー検査を支持 (support) する。このプロックは三つの 主要部分、すなわち、マイクロプロセッサインターフェ ース501、ADRVパスRSCRC16検査器/発生 器 5 0 3、およびBDRVパス用RSCRC16検査器 /発生器505、を含む。

1は、内部レジスタ読み取りと書き込みの制御、アドレ スラッチングと復号、および中断発生と制御という機能 を果たすべく設計されたいろいろのインターフェース回 路を含む。プロック501へのマイクロプロセッサのア クセスは、多重化されたアドレス/データバス113、 およびチップ選択信号CS/、中断信号INT/、読み 取り信号RD/、書き込み信号WR/等の制御信号を送 信するための線により与えられる。

【0048】RSCRC16発生器/検査器モジュール 503、505はそれぞれパスADRV、BDRVに対 するエラー検査を行う。各モジュールは、その対応のド ライプバスから来るデータと、対応のドライブインター フェース491、492から来るストロープロック信号 ASTB/、BSTB/と、CRC制御インターフェー ス361から来る検査信号ACHECK/、BCHEC K/と、シフト信号ASHIFT/、BSHIFT/を 受信すべく接続される。RSCRC16発生器/検査器 モジュールのブロック線図は図12に例示されている。 モジュール503および505は同一である。

【0049】RSCRC16発生器/検査器モジュール は、データインラッチ (data-in latch) 534からデ ータを受信すべく接続された排他的OR回路(図面のX OR) 521と、アキュミュレータラッチ522とを含 む。ラッチ534はこのモジュールの対応のドライブパ スから受信したデータを収容する。アキュミュレータラ ッチ522にはコントローラマイクロプロセッサにより 与えられるシードデータ (seed data) またはアルファ マルチプレクサ528から得られるフィードバックデー 夕のいずれかを負荷することができる。排他的〇R回路 521の出力端はアルファマルチプレクサ528への入 力端を形成する。

【0050】図12のRSCRC16発生器/検査器モ ジュールの動作は次の通りである。(1)シードデータ がアドレス/データパス113からシードラッチ525 中に負荷される。このシード値は特定のエラー検出コー ド(EDC)特性を生ずるように選択される。(2)ド ライブバス上に現われる入力データがデータインラッチ 534中にラッチ留めされ、フィードデータがアキュミ ュレータラッチ522中にラッチ留めされる。(3)ア 【0046】図11は図1に示すリード-ソロモン サイ 40 キュミュレータラッチ522内のデータがデータインラ ッチ534内のデータと排他的OR演算(XOR演算) されてその結果がアルファマルチプレクサ528に与え られる。(4)一組の非同期論理回路を含むアルファマ ルチプレクサ528が到来データに予定の固定数を乗算 する。(5) アルファマルチプレクサ528の出力がア キュミュレータラッチ522中にラッチ留めされる。

【0051】ステップ2ないし4はドライブバス上のデ ータ転送が完了するまで反復される。発生モードオペレ ーションにおいてはアキュミュレータラッチ522中に 【0047】マイクロプロセッサインターフェース50 50 ラッチ留めされた最終値が、転送されたデータと共にト

15

ランシーパ532を経由して格納のためドライブバスへ 与えられる。検査モードにおいてはエラーが全く検出さ れなかったことを示す全ゼロ条件 (all sero conditio n) があるか否かについてアルファマルチプレクサ52 8の最終出力ga検査される。論理回路526がゼロ検出 オペレーションを行う。

【0052】図示し、上述したコントローラアーキテク チャはホストシステムとアレー状ディスクドライブとの 間の汎用性ある接続を与える。本コントローラアーキテ (data manipulation) コンポーネントはRAIDレベ ル1、3、4、5に基づくデータ格納およびデータ取り 出しオペレーションを可能にする。また、エラー回復、 故障ドライブ上に格納された情報データの再生、および 予備ドライブ上へのデータ再構築を支持する。

【0053】上記のオペレーションのいくつかに関し以 下に論ずる。

【0054】RAIDレベル3の、4+1個(四つのデ ータディスクおよび一つのパリティディスク)の書き込 みオペレーションは次のように行われる。パス107経 20 由でホストシステムから受信したデータは18ビットワ ード(16ビットのデータと2ビットのパリティ情報) に分割され、ホストインターフェース200によりパッ ファバスABUF、BBUF、CBUF、およびDBU F上に多重化され、パッファ120中に書き込まれる。 このデータはパッファ120から除去されるとき、パス スイッチ400L、400Uにより四つのドライブバ ス、例えばパスADRV、BDRV、CDRV、DDR Vへ送られる。これらのパススイッチはまた、これら四 演算を行うことによりパリティ情報を計算する。計算さ れたパリティ情報はパスEDRVを経由してディスクド ライブEへ送られる。第六ディスクドライブであるドラ イプFは予備ドライブとして保全される。

【0055】RAIDレベル3読み取りオペレーション はドライブパスADRV、BDRV、CDRV、DDR Vを介して四つのデータドライブ、すなわちドライブA ないしD、からデータを読み取ることにより行われる。 このデータはパススイッチ400L、400U、パッフ を通してパッファ120に与えられる。別のオペレーシ ョンにおいてデータがこのパッファから読み取られ、ホ ストインターフェース200へ送られる。インターフェ ース200は受信した64ピットのデータをホストシス テムへ送信するため、16ピットまたは32ピット(パ リティ情報を除く)の型式に変換する。バススイッチ内 でパリティドライブEから得た対応の情報がデータドラ イブから読み込まれたデータとの間で排他的OR演算 (XOR演算) され、ドライブAないしDから読まれた データのパリティ検査が行われる。

16

【0056】ディスクドライブの一つの故障のためにア クセス不可能であるデータはこの読み取りオペレーショ ンの期間に再生できる。例えば、もしもドライブCが故 障したとすると、データドライブA、BおよびDから読 み取られたデータはパススイッチパリティ論理モジュー ル内で、ドライブEから得られたパリティ情報と結合す ることができ、その結果ドライブCのデータを再生する ことができる。再生されたデータはバッファバスCBU F上に配され、ドライプA、BおよびDから得たデータ クチャ内に含まれるデータスイッチおよびデータ処理 10 と共にパッファバスABUF、BBUFおよびDBUF 上に置かれ、バッファ120に与えられ、究極的には必 要な変換とホストシステムへの送信とを行うため、ホス トインターフェース200に与えられる。この代わりと して、コントローラアーキテクチャは再生データを予備 ドライプ下に与えるよう構成することもできる。

【0057】 RAIDレベル5の書き込みオペレーショ ンは読み取り手順および書き込み手順の両方を含む。デ ータ路は、前の(古い)データおよび前のパリティ情報 をターゲットデータおよびパリティディスクドライブか ら最初に読み取るべく構成されなければならない。前の データおよびパリティ情報はパススイッチパリティ論理 モジュール内でXOR演算され、その結果は選択したバ ッファバスを介して格納バッファ120へ与えられる。 このオペレーションの期間中、ホストシステムから受信 した新規のデータもまた、パッファ120へ書き込まれ る。これらのデータ路は次いで該新規なデータとXOR 演算されてバッファ120に格納された結果をバススイ ッチへ与えるべく構成される。この新規データはターゲ ットデータドライブへ送られる。新規パリティはパッフ つのバッファバスから受信した情報の排他的ORピット 30 ァ120から受信されるXOR演算済み結果と新規デー タとをXOR演算することにより発生され、パリティド ライブへ送られる。

【0058】 RAIDレベル5の読み取りオペレーショ ンは、リクエストされたデータを含むドライブからデー 夕を読み取りこのデータをバススイッチおよびホストイ ンターフェースを介してパス107上に送ることにより 行われる。例えば、もしもリクエストされたデータがド ライブB内に格納されていれば、ドライブAからバスB DRV、パススイッチ400U、400L、パッファバ ァバスABUF、BBUF、CBUF、およびDBUF 40 スBBUF、およびホストインターフェース200を経 由してホストパス107につなげるデータ路を本コント ローラアーキテクチャが構築する。もしもリクエストさ れたデータが、当該データを収容するディスクドライブ (すなわちドライプB) の故障のためにアクセス不可能 であれば、そのデータは残りのドライブA、C、Dおよ びE上の対応ロケーションから、バススイッチパリティ 論理モジュール中に当該データおよびパリティ情報を読 み取ることにより、読み取り期間中に再生できる。その 再生されたデータすなわちパリティモジュールのXOR 50 演算出力は、バッファバスBBF (任意に選択したも

(10)

特開平5-197495

17

の) を経由してパッファ120へ、そしてさらにその後 ホストインターフェース200およびパス107へ、与 えられる。

【0059】二つの独立なRAIDレベル5の読み取り -修正-書き込みオペレーションが、上記コントローラア ーキテクチャによりほぼ同時的に行うことができる。た だしそれは二つのオペレーションが異なるデータドライ プおよびパリティドライブへのアクセスを要求する場合 に限る。このデータ路はまず、前のデータおよび前のパ リティ情報をターゲットデータドライプおよびパリティ ディスクドライブから読み取るよう構成されなければな らない。前のデータおよびパリティ情報、並びにホスト から受信した新規データは、バススイッチパリティ論理 モジュール内でXOR演算され、その結果すなわち新規 パリティ情報は、選択したバッファバスを経由して格納 バッファ120へ与えられる。このオペレーションの期 間、ホストシステムから受信した新規データもバッファ 120に書き込まれる。第二書き込みの対象となるデー タおよびパリティ情報も上記の方法によりバッファ12 0に書き込まれる。読み取り-修正-書き込みオペレーシ 20 ョンを完了するため、バッファ120内に格納されてい る新規データおよびパリティ情報をバススイッチを通し てターゲットデータおよびパリティドライブに与えるよ う、データ路が構築される。

[0060]

【効果】以上述べたところから、本発明により新規かつ 有用なディスクアレーコントローラアーキテクチャを与えることができることが了解される。このアーキテクチャは大きさの異なる、あるいは構造の異なるディスクドライブを許容するように即構築することができる。

【0061】また本コントローラは上記のようにストリッピングオペレーション、パリティ発生およびパリティ検査のほか、格納管理オペレーション、およびこれらの機能からのシステムプロセッサの解除を行うことができる。

【0062】さらにまたまた本コントローラアーキデクチャ内に含まれるデータスイッチおよびデータ処理(da ta manipulation)コンポーネントは、RAIDレベル1、3、4、5に基づくデータ格納およびデータ取り出しオペレーションを可能にする。また、エラー回復、故 40

18

障ドライブ上に格納された情報データの再生、および予 備ドライブ上へのデータ再構築を支持する。

【0063】尚、本発明を上記実施例について説明したが、前記特許請求の範囲内で種々の変更が可能であることを了解されたい。

【図面の簡単な説明】

【図1】本発明の好ましい実施例に基づくディスクアレーコントローラのアーキテクチャを示すプロック線図である。

7 【図2】図1に示すホストインターフェース論理プロック200に含まれる論理回路のプロック線図の一部である。

【図3】図1に示すホストインターフェース論理プロック200に含まれる論理回路のプロック線図の残りの一部である。

【図4】図1に示すDMA制御論理プロック300内に 含まれる論理回路のプロック線図の一部である。

【図5】図1に示すDMA制御論理プロック300内に 含まれる論理回路のプロック線図の残りの一部である。

【図6】図1に示すパススイッチブロック400U内に 含まれる論理回路のブロック線図である。

【図7】図6に示すラッチモジュールのブロック線図である。

【図8】図6に示すスイッチモジュールの内部構造を示すプロック線図の一部である。

【図9】図6に示すスイッチモジュールの内部構造を示すプロック線図の残りの一部である。

【図10】図6に示すパリティモジュールのプロック線図である。

【図11】図1に示すリード-ソロモン サイクリック 冗長性検査 (RSCRC16) ブロック500AB内に 含まれる論理回路のブロック線図である。

【図12】図11に示すRSCRC16 発生器/検査器モジュール503のプロック線図である。

【符号の説明】


30

107 外部SCSI-2バス

113 アドレス/データバス

500AB、500CD、500EF サイクリック冗長性検査論理プロック


(11)




(12)

特開平5-197495

[図2]




(13)



(14)


特開平5-197495

【図4】




(15)

【図5】




(16)



(17)

特開平5-197495


[図7]



(18)


特開平5-197495

【図8】




(19)






(20)



(21)





(22)

1

